街拍丝袜 EUV，又一紧要龙套
发布日期：2024-10-27 18:45 点击次数：65
（原标题：EUV街拍丝袜，又一紧要龙套）
要是您但愿不错不时碰头，接待标星保藏哦~
开头：实质编译自IBM Research，谢谢。
在 NY CREATES 的奥尔巴尼纳米本事笼统大楼责任的一组酌量东谈主员呈文了Low NA 和High NA EUV 图案的最新良率，这炫耀了通往 2 纳米以下节点的路子。
在当年的几十年里，意想才气的爆炸式增长依赖于晶体管尺寸的延续削弱。硅片上最小图案尺寸的削弱在很猛进度上成绩于光刻本事的跳跃。光刻本事哄骗光、掩模四肢联想模板，并在晶圆上浇铸感光材料来界说图案。当年 40 年里，光刻开垦的立异使咱们大要通过使用更短波长的光和加多机器光学元件的数值孔径 (NA) 来打印越来越小的图案。然则，仅靠这些机器的跳跃不及以在履行全国的开垦中竣事它们的最终分歧率。
丝袜诱惑半导体行业还依赖于意想本事、掩模、材料和工艺的立异，以及新颖的图案化决议。一言以蔽之，这些齐有助于提高晶圆上图案所需尺寸和衙役的良率（或可用芯片的数目）。
下一代光刻开垦高数值孔径 EUV（高数值孔径极紫外）还是问世，它将使半导体行业大要找到更多法式来削弱晶体管的尺寸。但与当年几年的每一项新光刻本事雷同，要加快其插足分娩，还需要克服紧要挑战。IBM 过甚生态系统合作伙伴正在勉力尽快将这项十年一遇的本事付诸实践。
初次演示继承高数值孔径 EUV 加工的 21nm 间距铜大马士革工艺。
当年十年，半导体行业一直依赖 ASML 的 EUV 光刻机，这种机器使用波长为 13.5nm 的激光来竣事低至 13nm（26nm 间距）的高分歧率图案化。2014 年，全国上第一批 EUV 机器之一装置在 NY CREATES 领有和运营的奥尔巴尼纳米本事中心。IBM Research 是 NY CREATES 的主要合作伙伴，咱们与来自纽约州立大学 (SUNY)、东京电子 (TEL) 等多家公司的酌量东谈主员沿途合作。
自其时起，IBM Research 过甚合作伙伴建立了一个充满活力的生态系统，相沿 EUV 光刻本事的开发和优化，从而大要大范围分娩7nm、5nm以及最近的2nm 本事节点的先进芯片。EUV 光刻本事发展的最彰着例子之一是集合晶体管的金属线图案化，称为互连。这些往往是晶圆上印刷的最小尺寸之一，因此被觉得是 EUV 光刻本事的初次应用契机。
2015 年，IBM 过甚合作伙伴展示了EUV 光刻本事的初次履行，使咱们大要联想具有自瞄准触点的 36nm 间距铜线电路，其尺寸仅为之前光刻本事不错当然印刷的一半，从而开启了 EUV 逻辑时间。这竣事了大幅削弱集成电路，为提高性能和节能奠定了基础。尽管 EUV 机器大要印刷 26nm 间距的特征，但仍存在好多阻遏限制了这种尺寸特征的制造履行。
预期的开垦良率和可用性、掩模短处率以及不错哄骗 EUV 波长的光刻胶 (光刻胶) 材料的可用性等挑战齐得到了不竭。咱们还发现了一些出东谈宗旨料的挑战。具体来说，与 EUV 成像中使用的有限光子数目斟酌的立时效应，加上成像材料自己的性质，成为该本事的主要良率诽谤身分。咱们明晰地坚毅到，进一步鼓吹这项本事将需要更高大的测试用具和法式来开发全面的图案化不竭决议。这些需要用最终性能贪图（举例电气良率）来评估。
自第一个 EUV 插入点以及随后的立异需求以来，IBM 一直在延续龙套 EUV 光刻本事的极限，哄骗Albany NanoTech 生态系统的整个功能来推动立异。咱们与合作伙伴 TEL 建立了全集结成的铜嵌入图案化基线，并通过对图案化本事险些整个方面进行合手续的共同优化，冉冉完善了该基线。基于这一安谧的基线，咱们现在还是大要展示 28 纳米间距晶体管互连的锻真金不怕火电气良率擢升，这些互连使用金属氧化物抗蚀剂材料径直通过 EUV 光刻进行图案化。咱们还是展示了安详的良率，并为一语气铜线提供了安谧的工艺窗口长度罕见1米展示了这次合作中跨光刻、薄膜和蚀刻等多个工艺鸿沟共同优化的上风。
IBM 铜大马士革电气基线经由十年的合手续工艺协同优化，哄骗单次曝光低数值孔径 EUV 光刻本事，竣事了 36nm、30nm 和现在的 28nm 间距 1m 导线的锻真金不怕火良率擢升。同期还展示了在低数值孔径 EUV 分歧率极限（26nm 间距）下的电气可行性。
在将 EUV 良肆意能推向其分歧率极限的十多年历程中，咱们对光刻胶成像材料自己进行了长远酌量。尽管有机化学增强型光刻胶在大部分时辰里一直是 EUV 图案化的主要材料，但跟着各式金属氧化物光刻胶（旋涂和干千里积）的最新进展，咱们看到了 EUV 分歧率极限下的最好良率。在这方面，咱们最近与 Lam Research 的合作伙伴沿途，使用干千里积金属氧化物光刻胶在 28nm 和 26nm 间距铜嵌入互连中得回了冠军良率，这使得奥尔巴尼的集成图案化工艺大要哄骗现在最驰名的工艺充分施展 EUV 本事的全部后劲。
然则，进一步削弱尺寸的需求并未留步于Low NA EUV 所能提供的分歧率极限。与之前的本事雷同，该行业必须哄骗依赖于多重图案化 EUV 的图案化决议来竣事所需的要津尺寸。多重图案化本事经常依赖于复杂的图案化堆叠和集成决议，而这些决议经常伴跟着性能和良率问题，以及对晶圆联想的限制——何况本钱和周期时辰彰着加多。
为了龙套这些限制，ASML 开发了High NA EUV 系统，该系统加多了机器光学器件的数值孔径，将分歧率提高到 16nm 间距特征的表面极限（分歧率比之前的 EUV 本事提高了 40%）。High NA EUV 允许工艺工程师简化其图案化决议，诽谤制造复杂性并潜在地诽谤本钱。High NA EUV 还不错简化工艺并诽谤周期，并为联想 2nm 节点以下的高性能逻辑开垦提供路子。这有可能蔓延 Nanosheet 时间并竣事畴昔罕见 1nm 节点的垂直堆叠晶体管。
然则，要加快高数值孔径 EUV 的普及，需要克服一些要津挑战，其中一些是 EUV 光刻本事所靠近的常见本事挑战。这些挑战包括导致良率下落的立时效应、加多领有本钱的隐隐量挑战以及由掩模拓扑结构引起的成像像差。继承这种新的光刻开垦还靠近着私有的挑战，因为数值孔径从目下的 0.33 跃升至 0.55，增幅达到前所未有的 67%，举例场尺寸减小，以及对硅片名义任何搬动的忠良度更高。与第一代 EUV 的继承雷同，不竭这些挑战需要在整个这个词图案化工艺鸿沟共同优化不竭决议。
加快将这项本事引入无边量制造的谈路才刚刚启动。本年早些时候，ASML 和imec在荷兰费尔德霍芬开设了High NA 实验室，并配备了首个High NA EUV 研发用具。IBM 的酌量东谈主员正在哄骗这一合作伙伴关连，启动酌量如安在畴昔的节点中部署这项本事。
High NA EUV 光刻本事大要通过单次曝光图案将铜嵌入互连一语气削弱至 21nm 间距。
哄骗 ASML 的这项新光刻本事，并哄骗 NY CREATES 生态系统中的警戒和已建立的集成图案化基线，IBM 还是竣事了低至 21nm 间距的流露金属化的早期演示（见上图），这使得 IBM 近 30 年前创举的铜嵌入互连集成得以延续，从而知足了 2nm 节点以下半导体联想的需求，并简化了畴昔的 Nanosheet 节点本事。此外，单次印刷 24、23 和 21nm 间距互连具有可讲明且一致的电气功能。这标明 IBM 的开发平台不错络续哄骗进一步的工艺协同优化，以竣事这些最小流露的锻真金不怕火良率，就像插入 36nm 间距单次印刷 EUV 所竣事的那样。
在 36 纳米间距互连的良率擢升布景下，展示了使用High NA EUV 图案化的 21 纳米间距铜嵌入互连的早期电气良率演示。在两年内得回的 36 纳米间距良率学习为将Low NA EUV 光刻本事引入 HVM 进行局部铜互连图案化奠定了基础。
跟着 IBM 酌量部门络续推动逻辑扩张路子图以相沿畴昔种种化的意想平台，NY CREATES 生态系统内的通达式互助口头将络续成为畴昔十年先进图案化不竭决议的要津推动身分。
https://research.ibm.com/blog/new-euv-patterning-yield-benchmarks
半导体极品公众号保举
专注半导体鸿沟更多原创实质
柔软巨匠半导体产业动向与趋势
*免责声明：本文由作家原创。著述实质系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或相沿，要是有任何异议，接待斟酌半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3927实质，接待柔软。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
可爱咱们的实质就点“在看”共享给小伙伴哦街拍丝袜
